


Proceso para simular en Altera Quartus Prime Lite v24.1 empleando VWF (vector waveform file)

Por Kalun Lau

18 de mayo del 2026


Aspectos iniciales:

- Este documento detalla los pasos para lograr una simulación exitosa con el Quartus Prime Lite versión 24.1 de la mano de su simulador Questa que viene a reemplazar el ModelSim y el antiguo Qsim, presentes en versiones anteriores del Quartus Prime. La simulación es en base al archivo VWF del programa universitario (University Program VWF).




Aspectos iniciales:

- Previamente, se tiene que solicitar licencia para el uso del simulador Questa (gratuito), para ello se tiene que ir a Altera Self Service Licensing Center (<https://licensing.altera.com/sslc>) y gestionar una licencia para el Questa – FPGA Starter Edition (licencia SW-QUESTA). Deberán de previamente registrar una cuenta.




Aspectos iniciales:

- Una vez aprobado el registro se recibirá a través del e-mail registrado el archivo de licencia (ejemplo de nombre LR-xxxxxx_License.dat), descargarlo y guardarlo dentro de la carpeta del Quartus Prime
- Luego en el Quartus Prime se agrega dicha licencia en el menú “Tools / License Setup”




Aspectos iniciales:

- Se ha evidenciado que al momento de correr la simulación funcional (opción Run Functional Simulation) los scripts que se generan para el simulador están errados y por ello el proceso se interrumpe y no se muestra la ventana de resultado del proceso de simulado.




Proyecto ejemplo en Quartus Prime Lite v24.1

- Como ejemplo se ha desarrollado un proyecto en VHDL modelando una compuerta lógica AND de dos entradas.
- El dispositivo destino es un FPGA Altera MAX10 modelo 10M08SCM153C8G
- Como se puede ver, la compilación fue satisfactoria.





Proyecto ejemplo en Quartus Prime Lite v24.1

- El siguiente paso es crear el VWF en donde se importará los nodos del proyecto y se excitarán las entradas.




Proyecto ejemplo en Quartus Prime Lite v24.1

- Entrar al menú “Simulation/Simulation Settings” para corregir los parámetros del script




Proyecto ejemplo en Quartus Prime Lite v24.1

- Modificar los siguientes parámetros:




Proyecto ejemplo en Quartus Prime Lite v24.1

- También revisar la ruta en los dos campos de “Testbench Generation Command” y “Netlist Generation Command”, estos deben de ser las rutas correctas donde están los archivos vwf y vwf.vht (comprobar con el File Explorer del Windows)




Proyecto ejemplo en Quartus Prime Lite v24.1

- Proceder a ejecutar el proceso de simulación con “Run Functional Simulation”



Proyecto ejemplo en Quartus Prime Lite v24.1

- Luego de hacer el proceso de simulación funcional, aparecerá una nueva ventana mostrando el resultado.
- De salir error revisar la ventana de mensajes y ver si aun se tiene errores de ruta de archivos y hacer las correcciones necesarias en “Simulaton Settings”



Fin del documento

- Referencias:
- Altera Quartus Prime Lite v24.1:
<https://www.altera.com/downloads/fpga-development-tools/quartus-prime-lite-edition-design-software-version-24-1-windows>
- Altera Self Licensing Center: <https://licensing.altera.com/sslc>
- Fix "Unable to checkout a license" for Questa Intel FPGA Starter Edition: <https://www.youtube.com/watch?v=F6FvXga4f1A>
- Quartus & Questa 23.1 fix:
<https://www.youtube.com/watch?v=g05LXBCqfcg>